Předmět Programování hradlových polí (PHP)

Na serveru studentino.cz naleznete nejrůznější studijní materiály: zápisky z přednášek nebo cvičení, vzorové testy, seminární práce, domácí úkoly a další z předmětu PHP - Programování hradlových polí, Vysoká škola báňská - Technická univerzita Ostrava (VŠB-TU).

Materiál	Typ	Datum	Počet stažení

Cíl

Cílem předmětu je seznámit studenty s moderními prostředky pro návrh a realizaci složitých logických obvodů. Náplňvýuky koresponduje s požadavky na vysokou hustotu integrace, obvodovou rychlost, nízkou energetickou spotřebu aspolehlivost logických obvodů. Po absolvování předmětu jsou studenti schopni zvolit pro řešený úkol vhodné vývojovéprostředky a provést návrh a implementaci kombinačních a sekvenčních logických funkcí na základě zadaných požadavků.Následně jsou schopni logický návrh odladit v logickém simulátoru. Vstupní návrh přitom zadávají ve formě schématu,stavového diagramu nebo popisu v jazyce VHDL.

Osnova

Přednášky:1. Základní funkční bloky v logických obvodech. Programovatelné logické obvody PAL, GAL, FPGA, CPLD. Srovnání HWa SW realizace logických funkcí. 2. Architektura programovatelných obvodů FPGA. Řada Xilinx Spartan 3. 3. Způsoby návrhu FPGA a CPLD. Schématický návrh, jazyk VHDL pro popis logických struktur. 4. Návrh základních typů kombinačních logických obvodů: hradla, multiplexor, dekodér, sčítačka, komparátor.5. Návrh základních typů sekvenčních logických obvodů: D-klopný obvod, datový a posuvný registr, čítače.6. Hierarchický návrh číslicového systému.7. Stavové automaty a jejich implementace v FPGA. Využití ve vestavěných řídicích systémech.8. Implementace pamětí v FPGA. Bloková a distribuovaná paměť, vícebránové paměti. 9. Prvky DSP na platformě FPGA. Využití v lékařské přístrojové technice.10. Návrh a použití IP maker. Core Generator, EDK.11. Specifické prvky architektur FPGA. DCM, HW násobičky. 12. Přechodné děje v logických systémech. Synchronní a asynchronní návrh. Hazardy a jejich eliminace.13. Podpůrné obvody pro realizaci logického systému s FPGA. Obvody pro napájení a styk s okolím.Laboratoře:1. Seznámení s obsahem cvičení a podmínkami pro zápočet. Úvod do vývojového prostředí Xilinx ISE. Spartan3 StarterKit. Projekt „světelný had“.2. Vývojové prostředí Xilinx ISE: Project navigator, schématický návrh, HDL editor, PACE. Syntéza a implementacenávrhu.3. Příklad kombinačního logického obvodu: aritmetická jednotka. Zadání samostatné úlohy.4. Synchronní návrh logických systémů, připojení hodinového signálu, oddělovač GBUF.5. Test č.1: Programovatelná hradlová pole - základní pojmy, využití, architektura FPGA. Příklady sekvenčních obvodů.6. Xilinx ISE: Hierarchická struktura návrhu, sběrnice, logický simulátor, implementace návrhu. časová simulace,časová analýza. 7. Implementace stavového automatu v FPGA. Pokračování na samostatné úloze.8. Xilinx ISE: Implementace sériového rozhraní v FPGA.9. Pokračování na samostatné úloze.10. Pokračování na samostatné úloze.11. Test č.2: Příklady návrhu základních funkčních bloků. Pokračování na samostatné úloze.12. Pokračování na samostatné úloze. Implementace a ladění projektu na vývojové desce.13. Seminář: Odevzdání a obhájení samostatného projektu, udělení zápočtu.

Literatura

Kašík, V.: Programování hradlových polí. Učební text a návody do cvičení. VŠB-TUO, FEI, 2012.Šťastný, J.: FPGA prakticky. BEN - technická literatura, 2011. ISBN: 978-80-7300-261-9.Pinker, J. – Poupa, M.: Číslicové systémy a jazyk VHDL. BEN - technická literatura, 2006. ISBN: 80-7300-198-5.Parnell, K. – Mehta, N.: Programmable Logic Design Quick Start Handbook. 4th ed. [s.l.]: Xilinx Inc., 2003. 225s.Ashenden, P.J.: The Designer's Guide to VHDL. San Francisco(USA): Morgan Kaufmann Publishers, 1999. 688 s. ISBN1-55860-270-4 .

Požadavky

Žádné

Garant

Ing. Vladimír Kašík, Ph.D.

Vyučující

Ing. Vladimír Kašík, Ph.D.