Předmět PC systems (FEKT-CSPC)
Na serveru studentino.cz naleznete nejrůznější studijní materiály: zápisky z přednášek nebo cvičení, vzorové testy, seminární práce, domácí úkoly a další z předmětu FEKT-CSPC - PC systems, Fakulta elektrotechniky a komunikačních technologií, Vysoké učení technické v Brně (VUT).
Top 10 materiálů tohoto předmětu
Materiály tohoto předmětu
Materiál | Typ | Datum | Počet stažení |
---|
Další informace
Cíl
Cílem kurzu je seznámit studenty s konstrukcí PC na programátorské úrovni. Umožní pochopit činnost PC jako řídicího počítače v technologických procesech.
Osnova
1. ÚVOD – vymezení předmětu. Historický vývoj, současnost, nové trendy. Příklady použití.2. HRADLOVÁ POLE – boolova algebra, logické funkce, registry D, J-K, latche, čítače, posuvné registry architektura CPLD a FPGA.3. PERIFERIE PC – procesor Intel x86, shrnutí základů šíření signálů po sběrnicích, impedanční přizpůsobení, adresové prostory, řadič přerušení, řadič DMA. Obsluha přerušení. Sběrnice ISA, definice signálů. 4. SBĚRNICE I – časové průběhy sběrnice ISA(IOR, IOW, MEMR, MEMW), generovaní přerušeni a DMA. Sběrnice PCI – adresové prostory(konfigurační, IO, paměťový), definice signálů, bus master.5. SBĚRNICE II – časové průběhy PCI, proprietární sběrnice.6. HDL I - vyšší programovací jazyky ABEL, VHDL, stavové automaty – mooruv a mealyho , kódovaní stavových automatu, metastabilní stavy.7. HDL II – příklady VHDL – klopné obvody, asynchronní/synchronní reset, clock enable, čítače, posuvné registry, stavové automaty, simulace zapojení – funkční, časová.8. SIGNÁLOVÉ PROCESORY I – úvod, použití, architektury, periferie DSP, sběrnice.9. SIGNÁLOVÉ PROCESORY II – instrukční sada DSP, pipeline, konflikty na sběrnici.10. SIGNÁLOVÉ PROCESORY III – využití periferních zařízení pro komunikaci signálový procesor – PC11. Vysokorychlostní komunikace – DDR, LVDS, synchronizace datových toků, kódování 8 na 10, sběrnice Express PCI. 12. Dynamické paměti DDR SDRAM, stavový řídící automat, připojování k hradlovým polím – signály DQS, využití DCM a BlockRAM v FPGA.13. Komunikace pomocí optických vláken – Ethernet 1G, vliv útlumu vláken na rychlost a dosah, CWDM a 10G Ethernet.
Literatura
MUELLER S. Personal Computer. Computer Press, 2001. 869 p. ISBN 80-7226-470-2. (EN)BUDRUK S. PCI Express System Architecture. MindShare, Inc., 2013 1280 p. ISBN 13: 978-0-321-15630-3. (EN)
Požadavky
Jsou požadovány znalosti na úrovni středoškolského studia.
Garant
Ing. Soběslav Valach
Vyučující
Ing. Soběslav Valach