Předmět Logické systémy (FEKT-LLOS)

Na serveru studentino.cz naleznete nejrůznější studijní materiály: zápisky z přednášek nebo cvičení, vzorové testy, seminární práce, domácí úkoly a další z předmětu FEKT-LLOS - Logické systémy, Fakulta elektrotechniky a komunikačních technologií, Vysoké učení technické v Brně (VUT).

Materiál	Typ	Datum	Počet stažení

Cíl

Rozšířit znalosti teorie logických obvodů z bakalářského studia a doplnit je znalostí logických systémů a jejich navrhování, konstrukce, zkoušení a praktického použití.Získat základní znalosti metod pro popis, analýzu a návrh kombinačních a sekvenčních logických obvodů.Seznámit studenty se syntaxí a sémantikou jazyka pro popis hardware (VHDL).Využití jazyka VHDL pro modelování, simulaci a syntézu komplexních číslicových systémů.Představení programovacích technik za pomocí vývojového prostředku XILINX ISERealizace vzorových úloh na přípravku NEXYS 3.

Osnova

1.Boolova algebra. Minimalizace logických výrazů: Karnaghovy mapy. 2.Minimalizace logických výrazů: Quinův-McCluskeyho algoritmus Analýza činnosti logických sítí, souběh a hazard. 3.Sčítačka,multiplexor, demultiplexor, dekoderAsynchronní logické sítě, klopné obvody.4.Sekvenční logické obvody a sítě. Stavové automaty a jejich reprezentace. 5.Základy jazyka VHDL. Datové typy, Příkazy jazyka VHDL 6.Popis kombinačních obvodů, Synchronních sekvenční obvody, Konečné automy. Testování obvodů a návrh testů, funkční simulace.

Literatura

Kolouch, J.: Programovatelné logické obvody - Přednášky [Skriptum FEKT VUT v Brně] Brno 2005 (CS)Kolouch, J.: Programovatelné logické obvody a návrh aplikací v jazycích ABEL a VHDL - počítačové cvičení [Skriptum FEKT VUT v Brně.]Brno 2005 (CS)Musil, V. a kol.: Navrhování digitálních integrovaných obvodů. Jazyk VHDL [Skriptum FEKT VUT v Brně] Brno 2000 (CS)Wakerly, J. F.: Digital Design Principles and Practices. Prentice Hall, 2001 (EN)Xilinx Synthesis Technology User Guide (xst.pdf) Součást dokumentace k návrhovým systémům firmy Xilinx (EN)4.Bout, D.V.: Pragmatic Logic Design With Xilinx Foundation 2.1i. XESS Corporation, WWW vydání. (EN)1.Chang, K.C.: Digital Design and Modeling with VHDL and Synthesis, IEEE Computer Society Press, 1997 (EN)Pinker, J. Poupa, M: Číslicové systémy a jazyk VHDL. 2006, ISBN 80-730-0195-5

Požadavky

Jsou požadovány znalosti na úrovni bakalářského studia.

Garant

Ing. Radovan Holek, CSc.

Vyučující

Ing. Radovan Holek, CSc.