Předmět Architektura procesorů (FIT-ACH)

Na serveru studentino.cz naleznete nejrůznější studijní materiály: zápisky z přednášek nebo cvičení, vzorové testy, seminární práce, domácí úkoly a další z předmětu FIT-ACH - Architektura procesorů, Fakulta informačních technologií, Vysoké učení technické v Brně (VUT).

Materiál	Typ	Datum	Počet stažení

Cíl

Seznámit se s architekturou nejnovějších procesorů pracujících s paralelismem na úrovni instrukcí, vláken a dat. Ujasnit si úlohu překladače a jeho spolupráci s procesorem. Získat schopnost orientovat se v nabídce mikroprocesorů, dovést je hodnotit a porovnávat. Dále se seznámit s architekturou grafických procesorů a jejich použitím pro akceleraci výpočtů (GPGPU) a s technikami použitými u nízkopříkonových procesorů pro mobilní aplikace.

Osnova

Osnova přednášek:Skalární procesory: zřetězené zpracování, asistence kompilátoru. Superskalární CPU, dynamické plánování instrukcí, predikce skoků. Optimalizace toku dat přes registry a přes paměť, hierarchie pamětí cache. Optimalizace načítání instrukcí a dat. Příklady superskalárních procesorů. Procesory s velmi dlouhým instrukčním slovem (VLIW). SW řetězení, predikace, binární překlad. Procesory s podporou vláken. Měření výkonnosti (PAPI). Techniky nízkpříkonových procesorů. Procesory s podporou datového paralelismu, SIMDová rozšíření SWAR, GPU a SIMT. Architektura grafických jednotek GPU. Programovací jazyk CUDA, model vláken a paměťový model Synchronizace a redukce na GPU, návrh a optimalizace algoritmů pro GPU. Víceproudové zpracování, multi-GPU systémy, knihovny pro programování na GPU. Architektura akcelerátorů s mnoha jádry (MIC, Xeon Phi) a jejich programování.Osnova numerických cvičení:Numerická cvičení u předmětu nejsou plánována.Osnova ostatní - projekty, práce:Měření výkonnosti procesorů. GPGPU, programovací úloha.

Literatura

aktuální PPT prezentace přednášek http://inst.eecs.berkeley.edu/~cs152/sp13/Baer, J.L.: Microprocessor Architecture. Cambridge University Press, 2010, 367 s., ISBN 978-0-521-76992-1. Hennessy, J.L., Patterson, D.A.: Computer Architecture - A Quantitative Approach. 5. vydání, Morgan Kaufman Publishers, Inc., 2012, 1136 s., ISBN 1-55860-596-7. Kirk, D., and Hwu, W.: Programming Massively Parallel Processors: A Hands-on Approach, Elsevier, 2010, s. 256, ISBN: 978-0-12-381472-2 Jeffers, J., and Reinders, J.: Intel Xeon Phi Coprocessor High Performance Programming, 2013, Morgan Kaufmann, p. 432), ISBN: 978-0-124-10414-3

Požadavky

Architektura počítače typu von Neumann, hierarchická organizace paměťového systému, programování v JSI, činnost a funkce kompilátoru

Garant

prof. Ing. Václav Dvořák, DrSc.

Vyučující

prof. Ing. Václav Dvořák, DrSc.