Předmět Funkční verifikace číslicových systémů (FIT-FVS)

Na serveru studentino.cz naleznete nejrůznější studijní materiály: zápisky z přednášek nebo cvičení, vzorové testy, seminární práce, domácí úkoly a další z předmětu FIT-FVS - Funkční verifikace číslicových systémů, Fakulta informačních technologií, Vysoké učení technické v Brně (VUT).

Materiál	Typ	Datum	Počet stažení

Cíl

Získat přehled o funkční verifikaci číslicových systémů, pozornost se věnuje problematice přípravy testovacích prostředí (testbenchů), funkční verifikaci a emulaci. Získat praktické dovednosti s funkční verifikací číslicových systémů, které používají přední výrobci číslicových obvodů. Zvládnutí tvorby testovacích a verifikačních prostředí podle aktuálních a běžně používaných metodik (OVM, UVM). Zvládnutí poskytnutí přesných informací o objevených chybách, nebo jejich přímého odstranění.

Osnova

Osnova přednášek:Důvody funkční verifikace číslicových systémů. Historie funkční verifikace, jazyků HDL a HVL. Specifikace požadavků a verifikační plán.Testování modelů číslicových systémů pomocí simulace. Jazyk VHDL. Tvorba testovacích prostředí. Nejpoužívanější simulátory.Úvod do funkční verifikace. Techniky funkční verifikace.Metodiky tvorby verifikačních prostředí. HVL jazyky.Generovaní verifikačních testů ve formě pseudo-náhodných stimulů. Přímé testy. Omezující podmínky.Verifikace řízená pokrytím. Metriky pokrytí. Měření a analýza pokrytí.Samo-kontrolní mechanizmy.Tvorba tvrzení. Jazyky pro tvorbu tvrzení. Hlášení chyb.Verifikace založená na tvrzeních.Emulace a prototypování.Ladění přímo v obvodě.Zvaná přednáška hosta z praxe.Speciální případy verifikace číslicových obvodů. Další verifikační přístupy. Výzvy a otevřené problémy verifikace. Osnova laboratorních cvičení:Tvorba testovacích okolí pro aritmeticko-logickou jednotku (ALU).Tvorba verifikačního prostředí pro ALU.Verifikace ALU řízena pokrytím. Verifikace ALU založena na tvrzeních.Osnova ostatní - projekty, práce:Návrh a implementace verifikačního prostředí pro vybraný číslicový systém.

Literatura

Přednáškové materiály v elektronické formě.Myer, A.: Principles of Functional Verification, Newnes, USA, 2003. ISBN: 0750676175.Bergeron, J.: Writing Testbenches using SystemVerilog, Springer, USA, 2006. ISBN: 0387292217Spear, Ch., Tumbush, G., SystemVerilog for Verification: A Guide to Learning the Testbench Language Features, Springer, USA, 2012. ISBN: 1461407141.Haque, F., Michelson, J., Khan, K.: The Art of Verification with SystemVerilog Assertions, Verification Central, USA, 2006. ISBN: 0971199418.Amos, D., Lesea, A., Richter, R.: FPGA-Based Prototyping Methodology Manual: Best Practices in Design-For-Prototyping, Synopsys Press, USA,2011. ISBN: 1617300047.

Požadavky

Základy návrhu číslicových systémů, základy programování.

Garant

doc. Ing. Zdeněk Kotásek, CSc.

Vyučující

doc. Ing. Zdeněk Kotásek, CSc.