Blokové schéma CPU – součinnost s pamětí při provádění programů (kód, data, stack, podprogram, přerušení apod.), vysvětlit pojmy Harvard vs. von Neumann architektura
Níže je uveden pouze náhled materiálu. Kliknutím na tlačítko 'Stáhnout soubor' stáhnete kompletní formátovaný materiál ve formátu PDF.
Maturitní téma č. 12 (2017/18)
1/5
Jan Švábík, V4D
Blokové schéma CPU – součinnost s pamětí při provádění
programů (kód, data, stack, podprogram, přerušení apod.),
vysvětlit pojmy Harvard vs. von Neumann architektura
Blokové schéma CPU
ACC
Akumulátor nebo také střadač. Registr, v němž je uložen druhý operand při aritmetickologických
operacích a kam se po provedení této operace uloží výsledek. Umožňuje tak i postupné přičítání
zpracovávaných čísel.
ALU
Část procesoru provádějící samotné výpočty. Prováděné operace jsou na základní úrovni (sčítání,
odčítání a základní logické operace). Zpracovává operandy přivedené na vstupy a výsledky
operace posílá na výstupu k dalšímu zpracování.
Má za úkol na základě řídících signálů z řadiče provádět matematické a logické operace. Pro práci
s reálnými čísly s plovoucí řádovou čárkou je v procesoru integrována výpočetní jednotka FPU –
matematický koprocesor. ALU a FPU jsou výkonné jednotky.
Budič
Zesiluje signál.
Maturitní téma č. 12 (2017/18)
2/5
Jan Švábík, V4D
Buffer
Protože se vysílají různé adresy, musí v procesoru být vyrovnávací paměť.
Dekodér
Dekóduje jednotlivé instrukce na mikroinstrukce, podle operačního znaku určí, o jakou instrukci
se jedná a podle adresní části, kde se vezme operand.
FIFO
Fronta (FIFO – first in, first out) obsahující 8 položek (instrukcí).
GPR
General propose register – obecně účelné registry. Slouží k tomu, aby se nemuselo komunikovat
přímo s pamětí (např. pro mezivýsledky).
Instruction pointer (IP)
Instrukční ukazatel, obsahem je adresa instrukce, která se bude provádět v následujícím taktu.
Automaticky se mění, při skoku se natahuje nová hodnota.