Jak Začít?

Máš v počítači zápisky z přednášek
nebo jiné materiály ze školy?

Nahraj je na studentino.cz a získej
4 Kč za každý materiál
a 50 Kč za registraci!




bpc-los_09 - Posuv. registry, VHDL-implementace sekv. obvodů

PDF
Stáhnout kompletní materiál zdarma (737.75 kB)

Níže je uveden pouze náhled materiálu. Kliknutím na tlačítko 'Stáhnout soubor' stáhnete kompletní formátovaný materiál ve formátu PDF.

• vložené komponenty pomocí: COMPONENT

Opakování předchozích znalostí 1/3

• Synchronní klopné obvody a metastabilita:

• Okamžik zachycení u hladinových a hranových obvodů.

• Doba předstihu (setup) a přesahu (hold). Nejčastěji: Tsetup > Thold.

• Přímé vložení entity z balíku: work, příkaz: (OPEN),

• Tvorba uživatelských balíku: (PACKAGEPACKAGE BODY),

• VHDL realizace asynchronního RS klopného obvodu.

• Problém a řešení simulační smyčky.

• Podpora jazyka VHDL pro modelování obvodů:

• Souběžný charakter příkazů (concurrent statements),

• podmíněné přiřazení: (WHEN-ELSE),

• výběrové přiřazení: (WITH-SELECT-WHEN),

• vložené komponenty pomocí: COMPONENT

• příkazy: (FOR-GENERATEIF-GENERATE),

Opakování předchozích znalostí 1/3

• Synchronní klopné obvody a metastabilita:

• Okamžik zachycení u hladinových a hranových obvodů.

• Doba předstihu (setup) a přesahu (hold). Nejčastěji: Tsetup > Thold.

• Přímé vložení entity z balíku: work, příkaz: (OPEN),

• Tvorba uživatelských balíku: (PACKAGEPACKAGE BODY),

• VHDL realizace asynchronního RS klopného obvodu.

• Problém a řešení simulační smyčky.

• Podpora jazyka VHDL pro modelování obvodů:

• Souběžný charakter příkazů (concurrent statements),

• podmíněné přiřazení: (WHEN-ELSE),

• výběrové přiřazení: (WITH-SELECT-WHEN),

• vložené komponenty pomocí: COMPONENT

• příkazy: (FOR-GENERATEIF-GENERATE),

• procesy jako celky s klíčovým slovem: (PROCESS). 

Opakování předchozích znalostí 1/3

Opakování předchozích znalostí 2/3

• Podpora jazyka VHDL pro modelování sekvenčních obvodů:

Opakování předchozích znalostí 2/3

• Podpora jazyka VHDL pro modelování sekvenčních obvodů:

• Sekvenční charakter příkazů (sequential statements).

Opakování předchozích znalostí 2/3

• Podpora jazyka VHDL pro modelování sekvenčních obvodů:

• Sekvenční charakter příkazů (sequential statements).

• Příkazy uvedené uvnitř procesu se vykonávají vždy 

sekvenčně,

Opakování předchozích znalostí 2/3

• Podpora jazyka VHDL pro modelování sekvenčních obvodů:

• Sekvenční charakter příkazů (sequential statements).

• Příkazy uvedené uvnitř procesu se vykonávají vždy 

sekvenčně,

• Procesy v jazyce VHDL - přiřazení uvnitř těla procesu:

Opakování předchozích znalostí 2/3

• Podpora jazyka VHDL pro modelování sekvenčních obvodů:

• Sekvenční charakter příkazů (sequential statements).

Témata, do kterých materiál patří