bpc-los_10 - Greyův_C, tristate IO, simulace, ošetření metastability
PDF
Stáhnout kompletní materiál zdarma (2.82 MB)
Níže je uveden pouze náhled materiálu. Kliknutím na tlačítko 'Stáhnout soubor' stáhnete kompletní formátovaný materiál ve formátu PDF.
BEGIN
PROCESS(A, B, C, D)
BEGIN
A <= B;
B <= C;
C <= D;
Q <= A And B And C And D;
END PROCESS;
Programovatelná hradlová pole typu FPGA a jazyk VHDL
Klíčové slovo – PROCESS
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
ENTITY TEST IS
PORT( A
: IN std_logic;
B
: OUT std_logic;
CLK
: IN std_logic);
END TEST;
ARCHITECTURE CONT of TEST IS
BEGIN
PROCESS(CLK)
BEGIN
If CLK'event And CLK='1' THEN
B <= A;
END If;
END PROCESS;
END;
Document Outline
- Untitled
- Untitled