bpc-los_11 - Speciální čítače, KSA
Níže je uveden pouze náhled materiálu. Kliknutím na tlačítko 'Stáhnout soubor' stáhnete kompletní formátovaný materiál ve formátu PDF.
Je třeba zhodnotit zda daná situace je nebo není na závadu:
• Hazardy není potřeba řešit => následující blok je synchronní s
CLK.
• Hazardy je nutné řešit => následující blok není synchronní.
(Na výstupy přidáme záchytné registry, který zajistí jejich
změny synchronně s CLK, ale také je zpozdí o jednu periodu
hodinového signálu CLK.)
• Na výstupy Mooreova KSA přidáme záchytné registry a
převedeme automat na ekvivalentní automat Mealyho typu.
Jazyk VHDL - seznam klíč. slov
architecture
access after alias all and
abs
array assert attribute
begin block body buffer bus
case component configuration constant
disconnect downto
else elsif end entity exitfile for function
generate generic group guarded
if impure in inertial inout islabel library linkage literal loop
map mod
nand new next
not null
of on open or others out
package port postponed procedure process pure
range record register reject rem report return rol ror
select severity shared signal sla sll sra srl subtype
then to transport type
unaffected units until use
variable
wait when while with
xnor xor
nor
Jazyk VHDL - seznam klíč. slov
architecture
access after alias all and
abs
array assert attribute
begin block body buffer bus
case component configuration constant
disconnect downto
else elsif end entity exitfile for function
generate generic group guarded
if impure in inertial inout islabel library linkage literal loop
map mod
nand new next
not null
of on open or others out
package port postponed procedure process pure
range record register reject rem report return rol ror
select severity shared signal sla sll sra srl subtype
then to transport type
unaffected units until use
variable
wait when while with
xnor xor
nor
Děkuji za pozornost
Literatura
1. PINKER, J; POUPA, M.: Číslicové systémy a jazyk VHDL, 1. vydání,
BEN Praha 2006, ISBN 80-7300-198-5.
2. KOLOUCH, J.: Impulzová a číslicová technika, 3.vydání, skriptum
VUT 2018, ISBN 978-80-214-3789-0.
3. KOLOUCH, J.: Programovatelné logické obvody (a návrh jejich
aplikací v jazyku VHDL), 2.vydání, skriptum VUT 2018, ISBN
80-214-3271-3.
4. KRÁL, J.: Řešené příklady ve VHDL, 1. vydání, BEN Praha 2010,