6. Mikroprocesory
Níže je uveden pouze náhled materiálu. Kliknutím na tlačítko 'Stáhnout soubor' stáhnete kompletní formátovaný materiál ve formátu PDF.
Teoreticky dvojnásobné zrychlení (při 2 instrukcích paralelně)
– prakticky mnohem méně, protože
• poměr celočíselných a FP operací je obvykle != ½
• hazardy při proudovém zpracování
• a další problémy
Běžně se kombinují superskalární architektura se superpipeline
– některé Intel procesory mají až 31 stupňovou pipeline
– procesory ARM (RISC architektura) od 5 do 25 dle varianty jádra
VLIW procesory
VLIW – Very Long Instruction Word
– přesun zodpovědnosti za detekci a řešení hazardů na překladač
– do této kategorie patří např. Intel Ithanium či Transmeta Crusoe
pokud nejde paralelizovat provádění užitečných instrukcí,
vkládá se NOP
– některé hazardy nelze rozpoznat při překladu
• kolize ukazatelů, oddělený překlad, dynamické linkování
• překladač musí být konzervativní – počítat s nejhorší variantou
Nárůst délky programu