Mikroprocesory - Skripta

nenachází kopie dat v cache. Jsou-li data v cache, čte je nebo zapisuje přímo do cache, což je 
mnohem rychlejší než čtení nebo zápis z hlavní paměti. To, že procesor našel požadovanou 
informaci v paměti cache, označujeme jako cache hit, naopak nepřítomnost informace v cache 
označujeme  jako  cache  miss.  Účinnost  paměti  cache  je  dána  poměrem  přístupů  „hit“  a 
celkovým počtem přístupů. 

Čím  větší  je  kapacita  paměti  cache,  tím  větší  je  její  účinnost  a  rychlost  přístupu 

k instrukcím a datům se tím více blíží rychlosti přístupu do paměti cache. Ovšem s narůstající 
kapacitou  paměti  cache  klesá  její  rychlost.  Řešením  těchto  protichůdných  požadavků  je 
rozdělení paměti cache na více úrovní. Často se paměť cache dělí na Level 1 cache (L1 cache) 
a na Level 2 cache  (L2 cache). L1 cache je malá (8kB až 256kB), ale velmi rychlá. Při přístupu 
do L1 cache nemusí procesor čekat. Za L1 cache následuje L2 cache, která je větší (256kB až 
4MB), ale pomalejší, Při přístupu do L2 cache musí procesor čekat jeden nebo dva hodinové 
takty. 

CPU 

registry 

Cache 

Hlavní 

paměť 

Vnější 
paměť 

(disk) 

Paměťová 

sběrnice 

C

ac

h

e 

V/V 

sběrnice 

32 

FEKT Vysokého učení technického v Brně 

Ve vícejádrových procesorech je na čipu implementována ještě  L3 cache. Každé jádro 

má svou vlastní L1 a L2 cache. L3 cache je společná pro všechna jádra na čipu. 

Specializované cache. Většina moderních procesorů má alespoň 3 nezávislé cache: 

  Cache pro instrukce (Instruction cache). 
  Cache pro data (Data cache). 
  Translation Look aside Buffer (TLB) slouží pro zrychlení překladu virtuálních