4. Logika a logické obvody
Níže je uveden pouze náhled materiálu. Kliknutím na tlačítko 'Stáhnout soubor' stáhnete kompletní formátovaný materiál ve formátu PDF.
• Abel, AHDL ≈ úroveň assembleru
• VHDL, Verilog ≈ úroveň jazyka C
Struktura zákaznicky programovatelných
logických obvodů
CPLD (Complex Programmable Logic Device)
© XILINX
Struktura zákaznicky programovatelných
logických obvodů
FPGA (Field Programmable Gate Array)
© XILINX
Vlastnosti reálných logických obvodů
Zpoždění – řádově jednotky až desítky nanosekund
– dle výrobní technologie a typu obvodu
– důsledky již známe
– může být různé při změně 1 → 0 a 0 → 1
– závisí na připojené zátěži
Logický zisk - N
– schopnost obvodu budit N vstupů obvodů stejné výrobní technologie
Napájecí napětí
– typicky 5V, 3.3V, 2.5V, 1.8V …
Elektrický příkon závisí na
– napájecím napětí (téměř kvadraticky)
– pracovní frekvenci
Vlastnosti reálných logických obvodů
Logické úrovně reprezentovány elektrickým napětím
– bipolární obvody
– i technologie s nižším napájecím napětím (3.3V)
• nemusí akceptovat 5V na vstupech (být 5V tolerantní)
Vlastnosti reálných logických obvodů
Logické úrovně reprezentovány elektrickým napětím
– obvody CMOS
– i technologie s nižším napájecím napětím (3.3V)
• nemusí akceptovat 5V na vstupech (být 5V tolerantní)
– nejsou vždy přímo kompatibilní s bipolárními obvody (záleží na
technologii a napájecím napětí)
Vlastnosti reálných logických obvodů
Odezva na změnu vstupu
Vlastnosti reálných logických obvodů
Metastabilní chování klopných obvodů
– podmínkou je současná změna na datovém a hodinovém vstupu
• může (s jistou pravděpodobností) následovat přechod do metastabilního
stavu
• pravděpodobnost, že metastabilní stav bude trvat nějakou dobu T
m nebo
déle s rostoucí hodnotou T
m exponenciálně klesá
– projevy