4. Logika a logické obvody
Níže je uveden pouze náhled materiálu. Kliknutím na tlačítko 'Stáhnout soubor' stáhnete kompletní formátovaný materiál ve formátu PDF.
události (úroveň, hrana)
– příklad – klopný obvod typu D
• při náběžné hraně clk je stav vstupu
D zapamatován a přepsán
na výstup Q a
&
&
S’
R’
Q
D Q
Q’
clk
Paměťové prvky sekvenčních logických obvodů
Typy klopných obvodů
– RS
• vstupy set a reset • funkce zapiš 0, zapiš 1, pamatuj
– JK – nejobecnější
• vstupy J a K
• funkce zapiš 0, zapiš 1, pamatuj, změň stav na opačný
– D
• vstup D
• funkce zapiš 0, zapiš 1
– T
• vstup T
• funkce pamatuj, změň stav na opačný
Paměťové prvky sekvenčních logických obvodů
Hranové klopné obvody
Paměťové prvky sekvenčních logických obvodů
Klopný obvod typu D, synchronizační událostí je náběžná
hrana hodinového signálu
Syntéza sekvenčních logických obvodů
Sestavení minimální formy automatu
Volba kódování vnitřních stavů
Volba typu klopných obvodů
Sestavení přechodové a výstupní logické funkce
Vyjádření logických funkcí logickým výrazem a jejich
minimalizace
Konstrukce sekvenčního obvodu
– realizace logických funkcí kombinační logikou
– finální propojení
Stanovení maximální hodinové frekvence
– omezení zpožděním kombinační logiky a klopných obvodů
Příklad: synchronní dělička 5
Syntéza sekvenčních logických obvodů
Asynchronní čítač
Analogicky lze použít jiných typů klopných obvodů
Syntéza sekvenčních logických obvodů
Asynchronní čítač - časování
Implementace logických obvodů
Obvody nízké a střední integrace
– hradla, dekodéry, multiplexory
– čítače, posuvné registry
Programovatelná logika
– PLA, PGA
• programovatelné ve výrobě (ASIC)
Uživatelsky programovatelná logika
– FPGA (Field Programmable Gate Array)
– CPLD (Complex Programmable Logic Device)
– programují se ve specifických jazycích