Sekvenční logické obvody - cvičení
Níže je uveden pouze náhled materiálu. Kliknutím na tlačítko 'Stáhnout soubor' stáhnete kompletní formátovaný materiál ve formátu PDF.
časová posloupnost (sekvence) změn vstupních hodnot.
• Jsou řízeny synchronními impulsy z externího generátoru
• Změna stavu výstupu logické sítě pak závisí na
– stavu vstupů při přítomnosti impulsu
– na historii stavu vstupů při přítomnosti předchozích impulzů.
• Řídící impulzy nazýváme hodinovými impulzy.
• Sekvenční obvody musí obsahovat elektronické prvky, které jsou
schopny si pamatovat informace minimálně po dobu mezi dvěma
hodinovými impulzy.
25
SLO základní parametry
• SLO z hlediska reakce výstupu na vstup
– synchronní – změna vstupních signálů se projeví na
výstupech až po příchodu synchronizačního impulsu
(CLK)
– asynchronní – změna vstupního stavu se projeví s
určitým zpožděním
26
Klopné obvody
• Klopný obvod - základní obvod, který je schopen
setrvat v určitém stavu (logické 0 nebo 1) bez
aplikace vnějších logických úrovní – rovněž
tzv.paměťová buňka
• Klopný obvod je možno realizovat kombinačním
zapojením jednoduchých logických funkcí AND, OR,
NOT s využitím zpětné vazby.
28
Klopný obvod RS
• Vstup
R se označuje jako Reset. Přivedení hodnoty
logická 1 na tento vstup vynuluje hodnotu Q (neboli
nastaví výstup na hodnotu logická nula).
• Vstup
S se označuje jako Set, přivedení hodnoty logická
1 na tento vstup nastaví hodnotu Q na logickou 1
29
Asynchronní KO
Klopný obvod RS – paměťová buňka
• Synchronní režim – potřeba úprava viz. níže
• Pokud je na R a S zároveň logická 1, mluvíme o zakázaném nebo
také hazardním stavu - tento stav není definován - není předem
možné určit, v jakém stavu se bude nacházet výstup obvodu.
30
R
n
S
n
Q
n+1
0
0
Q
n
0
1
1
1
0
0
1
1
?
Klopný obvod RS – paměťová buňka
31
R
n
S
n
Q
n+1
0
0
Q
n
0
1
1
1
0
0
1
1
?
•
Dvouvstupová hradla NAND otevíráme hodinovými impulzy - je-li úroveň na hodinovém
vstupu logická 0 (stav mezi dvěma impulzy), nezmění klopný obvod svůj stav; pamatuje si