Sekvenční logické obvody - cvičení
Níže je uveden pouze náhled materiálu. Kliknutím na tlačítko 'Stáhnout soubor' stáhnete kompletní formátovaný materiál ve formátu PDF.
jej po dobu mezi dvěma hodinovými impulzy.
•
Jsou-li vstupy R a S uzemněny (je-li na nich logická 0), pak na výstupech řídících hradel je
logická 1 nezávisle na úrovni hodinového vstupu. Výstupy Q a non Q zůstávají proto na
úrovni, do které se dostaly před tím, než jsme na oba vstupy R a S logickou 0 přivedli.
Přivedením logické nuly na oba vstupy R i S zablokujeme tedy stav výstupů Q a non Q,
které jsou nyní nezávislé na hodinových impulsech.
Klopný obvod JK
32
• Pro odstranění neurčitého stavu klopného obvodu R-S byl navrhnut klopný
obvod J-K.
• vstupy funkčně shodné s obvodem RS: J nastavuje hodnotu logická 1, vstup
K nastavuje hodnotu logická 0.
• X nedefinovaný stav je u tohoto klopného obvodu ošetřen
Jn
Kn
Qn+1
0
0
Qn
1
0
1
0
1
0
1
1
Non Q
Klopný obvod D
33
• vznikne z obvodu typu J-K, vložíme-li invertor mezi vstupy J a K
• realizuje jednobitovou paměť
• Obvod mění svůj stav při náběžné hraně hodinového impulzu.
Dn
Qn+1
1
1
0
0
Klopný obvod T
34
• S řídícím vstupem změna na výstupech pouze
tehdy, je-li řídící vstup ve stavu log.1.
• Mění svůj stav při každém hodinovém
impulzu, tedy Qn+1 = non Qn.
• Využití v synchronních čítačích.
• stejně jako D pouze jeden vstup T (druhý je hodinový signál)
• funkce pamatuj, změň stav na opačný
Tn
Qn+1
1
Non Qn
0
Qn
Mostabilní klopný obvod MKO
35
Umožňuje zkracování a prodlužování impulzů
Obvod si zachovává na výstupu stabilní pouze jeden stav, který se na
definovaný časový okamžik poruší spouštěcím impulzem. Spouštěcí impulz
může být delší nebo kratší než výstupní impuls.
Astabilní klopný obvod AKO
36
Použití: Generátor pravoúhlých kmitů
VHDL Strukturní popis obvodu
• Moduly
• Signály
• Porty
modul
f(a,b)
a
b
f
modul
h(i,j)
a
b
modul
g(k,l)
f
f(a,b)= g(h(a,b),b)
modul
- port
- signál
Strukturní popis obvodu
library ieee.std_logic_1164;