Sekvenční logické obvody - cvičení

use ieee.std_logic.all;

entity obvod is

port (

-- deklarace portů 

-- jméno : <in|out|inout> typ;

);

end obvod;

architecture obvod_test of obvod is

begin

-- deklarace signálů a konstant,

-- příkazy pro instalaci komponenty,

-- vlastní výkonné příkazy,

end architecure;

Funkční popis obvodu

• Kombinační obvody – popis logickými funkcemi
• Sekvenční obvody – popis posloupnostmi příkazů

f(a,b)

a

b

f

a

b

&

&

1

f(a,b) = a b+b a

f

Funkční popis – paralelní a 

sekvenční prostředí

• Paralelní prostředí – přímo v bloku architecture

• Sekvenční prostředí – v bloku process

architecture  main_arch of main  is

begin

příkazy paralelního prostředí

[

jméno :] process(citlivostní seznam)

deklarace proměnných

begin

příkazy sekvenčního prostředí

endprocess;

end  main_arch;

Dvouvstupý multiplexor

Propojování modulů

Realizace modulů

Klopný obvod typu D

D s asynchronním resetem

D se synchronním resetem

4 bitový posuvný registr

4 bitový posuvný registr s 

paralelním výstupem

4 bitový posuvný registr s 

paralelním plněním

Synchronní vs Asynchronní čítač

51

Asynchronní čítač (vpřed)

52

1. Výstup Q0 obvodu T1 

mění svůj stav při 

každé sestupné 

hraně vstupních 

impulzů,

2. Všechny ostatní 

výstupy mění svůj 

stav právě když 

předcházející klopný 

obvod mění stav 

výstupu Q z 1 do 0

• Sériově spojené klopné obvody T, vytvořené pomocí obvodu J-K připojením obou 

vstupů na logickou 1. 

• Jednotlivé klopné obvody mění stav výstupu při každé sestupné hraně na svém 

hodinovém vstupu.

Platí: 

Asynchronní čítač (vpřed)

53

• Stav výstupů Q0 - Q3 je přesně binární reprezentace čísla

• Řetězec KO čítá v binární soustavě. 

Synchronní čítač (vpřed)

54

•

Asynchronní čítač - až změna stavu z 1 do 0 předcházejícího obvodu způsobí změnu stavu 

následujícího obvodu. 

•

Dokud celý řetězec nedosáhne ustáleného stavu, nelze jeho výstupy synchronně (v jednom