bpc-los_03 - Minimalizace Q-McC, programovatelné log. obvody
Níže je uveden pouze náhled materiálu. Kliknutím na tlačítko 'Stáhnout soubor' stáhnete kompletní formátovaný materiál ve formátu PDF.
1 ns, 10 ms, 1 s
Jazyk VHDL – komentáře
• Komentář začíná dvěma pomlčkami
• Končí na konci řádku:
-- Toto je komentář v jazyce VHDL
Jazyk VHDL - příklad
Jazyk VHDL - příklad
LIBRARY ieee; -- Knihovna IEEE
USE ieee.std_logic_1164.ALL; -- Knihovní balík std_logic_1164
Jazyk VHDL - příklad
-- Deklarace entity KombinacniObvod
ENTITY KombinacniObvod IS PORT (a, b, c: IN std_logic; -- Deklarace vstupu
y : OUT std_logic); -- Deklarace výstupu
END KombinacniObvod;
LIBRARY ieee; -- Knihovna IEEE
USE ieee.std_logic_1164.ALL; -- Knihovní balík std_logic_1164
Jazyk VHDL - příklad
-- Deklarace entity KombinacniObvod
ENTITY KombinacniObvod IS PORT (a, b, c: IN std_logic; -- Deklarace vstupu
y : OUT std_logic); -- Deklarace výstupu
END KombinacniObvod;
LIBRARY ieee; -- Knihovna IEEE
USE ieee.std_logic_1164.ALL; -- Knihovní balík std_logic_1164
a
b
c
y
Kombinační
Obvod
Jazyk VHDL - příklad
-- Deklarace entity KombinacniObvod
ENTITY KombinacniObvod IS PORT (a, b, c: IN std_logic; -- Deklarace vstupu
y : OUT std_logic); -- Deklarace výstupu
END KombinacniObvod;
LIBRARY ieee; -- Knihovna IEEE
USE ieee.std_logic_1164.ALL; -- Knihovní balík std_logic_1164
-- Popis architektury KombinacniObvod
ARCHITECTURE Behavioral OF KombinacniObvod IS
BEGIN y <= (a OR b) NAND c;
END Behavioral;
a
b
c
y
Kombinační
Obvod
Jazyk VHDL - příklad
-- Deklarace entity KombinacniObvod
ENTITY KombinacniObvod IS PORT (a, b, c: IN std_logic; -- Deklarace vstupu
y : OUT std_logic); -- Deklarace výstupu
END KombinacniObvod;
LIBRARY ieee; -- Knihovna IEEE
USE ieee.std_logic_1164.ALL; -- Knihovní balík std_logic_1164
-- Popis architektury KombinacniObvod
ARCHITECTURE Behavioral OF KombinacniObvod IS
BEGIN y <= (a OR b) NAND c;
END Behavioral;
a
b
c
y
y = (a + b) ⋅ c
VHDL – tělo architektury (rozdělení)
VHDL – tělo architektury (rozdělení)
• Popis funkce těla architektury dané entity
ARCHITECTURE Behavioral OF KombinacniObvod IS
VHDL – tělo architektury (rozdělení)
• Popis funkce těla architektury dané entity
• Deklarativní část (declarative part) před
BEGIN (může obsahovat definice dalších
signálů)
ARCHITECTURE Behavioral OF KombinacniObvod IS
-- Declarative part
SIGNAL vnitrni_signal: std_logic;
BEGIN
VHDL – tělo architektury (rozdělení)
• Popis funkce těla architektury dané entity
• Deklarativní část (declarative part) před
BEGIN (může obsahovat definice dalších
signálů)
• Příkazová část (statement part) BEGIN END
ARCHITECTURE Behavioral OF KombinacniObvod IS
-- Statement part
vnitrni_signal <= a OR b
y <= vnitrni_signal NAND c;
END Behavioral;
-- Declarative part
SIGNAL vnitrni_signal: std_logic;
BEGIN