bpc-los_03 - Minimalizace Q-McC, programovatelné log. obvody
Níže je uveden pouze náhled materiálu. Kliknutím na tlačítko 'Stáhnout soubor' stáhnete kompletní formátovaný materiál ve formátu PDF.
• Bezprostřední přiřazení (proměnné):
x_var := ’1’;
Operátory přiřazení
• Odložené přiřazení (signály):
y <= ’1’;
• Inicializace signálů, proměnných a konstant:
SIGNAL a_sig: std_logic := ’0’;
CONSTANT log_one: std_logic := ’1’;
VARIABLE x_var: std_logic := ’0’;
• Bezprostřední přiřazení (proměnné):
x_var := ’1’;
Prozatím nepoužívat
architecture
Jazyk VHDL - seznam klíč. slov
access after alias all and
abs
array assert attribute
begin block body buffer bus
case component configuration constant
disconnect downto
else elsif end entity exit
file for function
generate generic group guarded
if impure in inertial inout is
label library linkage literal loop
map mod
nand new next
not null
of on open or others out
package port postponed procedure process pure
range record register reject rem report return rol ror
select severity shared signal sla sll sra srl subtype
then to transport type
unaffected units until use
variable
wait when while with
xnor xor
nor
Jazyk VHDL - seznam klíč. slov
access after alias
architecture
abs
array assert attribute
block body
bus
case component configuration
disconnect downto
else elsif
exit
file for function
generate generic group guarded
if impure
inertial
label
linkage literal loop
map mod
new next
null
on open
others
package
postponed procedure process pure
range record register reject rem report return rol ror
select severity shared
sla sll sra srl subtype
then to transport type
unaffected units until
wait when while with
all and
begin
buffer
end
inout is
in
library
nand
nor not
out
use
xnor xor
or
port
of
entity
constant
signal
variable
Děkuji za pozornost
Literatura
1. PINKER, J; POUPA, M.: Číslicové systémy a jazyk VHDL, 1. vydání,
BEN Praha 2006, ISBN 80-7300-198-5.
2. KOLOUCH, J.: Programovatelné logické obvody (přednášky), 3.
vydání, skriptum VUT 2006, ISBN 80-214-3270-5.
3. KOLOUCH, J.: Programovatelné logické obvody (a návrh jejich
aplikací v jazyku VHDL), 2. vydání, skriptum VUT 2018, ISBN
80-214-3271-3.
4. KRÁL, J.: Řešené příklady ve VHDL, 1. vydání, BEN Praha 2010,
ISBN 978-80-7300-257-2.
5. HOLEK, R.: Prezentace kurzu MLOS 2016, UAMT FEKT VUT v
Brně.
6. FUJCIK, L.: Prezentace kurzu: Digitální obvody BDIO 01 - 2010,