bpc-los_03 - Minimalizace Q-McC, programovatelné log. obvody
Níže je uveden pouze náhled materiálu. Kliknutím na tlačítko 'Stáhnout soubor' stáhnete kompletní formátovaný materiál ve formátu PDF.
VHDL - entita vs. architektura
• Jedna deklarace může mít více architektur.
• Jednotlivé architektury se mohou lišit názvy.
• Více architektur je podporováno při
simulaci.
• Pro syntézu se implicitně použije pouze
první nalezená (tj. poslední překládaná)
architektura.
VHDL – deklarace entity
• Brány (ports) datový objekt definující odpovídající signály.
• Jméno brány.
• Určení směru jejího přenosu mód (mode):
- IN – vstup (data mohou tímto portem do entity pouze
vstupovat),
- OUT – výstup (pouze výstupní signál, nemůže být čten
uvnitř konstrukce entity),
- INOUT – obousměrný vývod,
- BUFFER – výstup se zpětnou vazbou, hodnota z portu
může být zpětně čtena uvnitř entity.
Typy dat pro logické hodnoty
• bit
• bit_vector
• 9 úrovňová logika definovaná v balíku:
ieee.std_logic_1164
Pomocí:
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
9 úrovňová logika dat - význam
1. ’U’ - Neinicializováno
2. ’X’ - Neznámá hodnota (konflikt mezi 0 a 1)
3. ’0’ - Log. 0 z tvrdého zdroje
4. ’1’ - Log. 1 z tvrdého zdroje
5. ’Z’ - Vysoká impedance
6. ’W’ - Neznámá hodnota (konflikt mezi L a H)
7. ’L’ - Log. 0 z měkkého zdroje
8. ’H’ - Log. 1 z měkkého zdroje
9. ’-’ - Na hodnotě nezáleží. (Don’t care)
Tělo architektury
• Architektura může být popsána různými
styly jazyka VHDL:
• behaviorální styl (Behavioral),
• strukturální styl (Structural),
• popisující tok dat (Dataflow).
Datové objekty
• Konstanty
(constants)
• Signály
(signals)
• Proměnné
(variables)
• Atributy (attributes)
• Soubory
(files)
Datové objekty
• Konstanty
(constants)
• Signály
(signals)
• Proměnné
(variables)
• Atributy (attributes)
• Soubory
(files)
Operátory přiřazení
• Odložené přiřazení (signály):
y <= ’1’;
• Inicializace signálů, proměnných a konstant:
SIGNAL a_sig: std_logic := ’0’;
CONSTANT log_one: std_logic := ’1’;
VARIABLE x_var: std_logic := ’0’;
• Bezprostřední přiřazení (proměnné):
x_var := ’1’;
Operátory přiřazení
• Odložené přiřazení (signály):
y <= ’1’;
• Inicializace signálů, proměnných a konstant:
SIGNAL a_sig: std_logic := ’0’;
CONSTANT log_one: std_logic := ’1’;
VARIABLE x_var: std_logic := ’0’;