bpc-los_06 - VHDL-strukturální popis, generic
Níže je uveden pouze náhled materiálu. Kliknutím na tlačítko 'Stáhnout soubor' stáhnete kompletní formátovaný materiál ve formátu PDF.
Behavioral
Behavioral
VHDL popisu obvodu
-- Deklarace entity half_adder
ENTITY half_adder IS
PORT (a, b: IN std_logic; -- Datové vstupy
sum, cout: OUT std_logic -- Datové výstupy
);
END ENTITY half_adder;
Je ale toto behaviorální styl popisu půlsčítačky?
-- Popis architektury half_adder
ARCHITECTURE OF half_adder IS
BEGIN sum <= a XOR b; -- Podmíněné přiřazení
cout <= a AND b; -- Podmíněné přiřazení
END ARCHITECTURE ;
LIBRARY ieee; -- Knihovna IEEE
USE ieee.std_logic_1164.ALL; -- Knihovní balík std_logic_1164
Behavioral
Behavioral
VHDL popisu obvodu
-- Deklarace entity half_adder
ENTITY half_adder IS
PORT (a, b: IN std_logic; -- Datové vstupy
sum, cout: OUT std_logic -- Datové výstupy
);
END ENTITY half_adder;
Je ale toto behaviorální styl popisu půlsčítačky?
-- Popis architektury half_adder
ARCHITECTURE OF half_adder IS
BEGIN sum <= a XOR b; -- Podmíněné přiřazení
cout <= a AND b; -- Podmíněné přiřazení
END ARCHITECTURE ;
LIBRARY ieee; -- Knihovna IEEE
USE ieee.std_logic_1164.ALL; -- Knihovní balík std_logic_1164
Behavioral
Behavioral
Styl popisu toku dat (Dataflow)
• Popisuje systém z hlediska toku dat ze
vstupů na jeho případné vnitřní signály a
odtud následně na jeho výstupy.
• Popis tímto stylem se skládá z jednoho
nebo více souběžných příkazů pro
přiřazení, (včetně možného podmíněného a
výběrového přiřazení).
• Z popisu tímto stylem přímo vyplývá
konkrétní implementace na úrovni logických
obvodů.
Styl popisu toku dat (Dataflow / RTL)
• Nejnižší úroveň stylu Dataflow, popisujicí
tok dat mezi jednotlivými registry a
explicitně zapsanými kombinačními obvody
pomocí logických hradel, je někdy
označována jako RTL (Register Transfer
Level).
• U kombinačních obvodů, kde neexistují
žádné registry se zápis v tomto stylu
sestává pouze z kombinační logiky zapsané
pomocí booleovských rovnic.
Dataflow styl popisu obvodu
-- Popis architektury half_adder
ARCHITECTURE Dataflow OF half_adder IS
BEGIN sum <= a XOR b; -- Podmíněné přiřazení
cout <= a AND b; -- Podmíněné přiřazení
END ARCHITECTURE Dataflow;