bpc-los_08 - Metastabilita, VHDL-popis sekv. obvodů
Níže je uveden pouze náhled materiálu. Kliknutím na tlačítko 'Stáhnout soubor' stáhnete kompletní formátovaný materiál ve formátu PDF.
disconnect downto
else elsif end entity exit
file for function
generate generic group guarded
if impure in inertial inout islabel library linkage literal loop
map mod
nand new next
not null
of on open or others outpackage port postponed procedure process pure
range record register reject rem report return rol ror
select severity shared signal sla sll sra srl subtype
then to transport type
unaffected units until use
variable
wait when while with
xnor xor
nor
Jazyk VHDL - seznam klíč. slov
architecture
access after alias all and
abs
array assert attribute
begin block
buffer bus
component configuration constant
disconnect downto
else
end entity exit
file for
generate generic group guarded
impure in inertial inout is
label library linkage literal
map mod
nand new next
not
of on
or others out
port postponed procedure
pure
range record register reject rem report
rol ror
select severity shared signal sla sll sra srl subtype
to transport type
unaffected units until use
variable
when while with
xnor xor
nor
case
elsif
if
then
return
function
null
body
package
process
open
loop
wait
Děkuji za pozornost
Literatura
1. PINKER, J; POUPA, M.: Číslicové systémy a jazyk VHDL,
1. vydání, BEN Praha 2006, ISBN 80-7300-198-5.
2. KOLOUCH, J.: Impulzová a číslicová technika, 3.vydání,
skriptum VUT 2018, ISBN 978-80-214-3789-0.
3. KOLOUCH, J.: Programovatelné logické obvody (a návrh
jejich aplikací v jazyku VHDL), 2.vydání, skriptum VUT
2018, ISBN 80-214-3271-3.
4. KRÁL, J.: Řešené příklady ve VHDL, 1. vydání, BEN
Praha 2010, ISBN 978-80-7300-257-2.
5. HOLEK, R.: Prezentace kurzu MLOS 2016, UAMT FEKT
VUT v Brně.
6. FUJCIK, L.: Prezentace kurzu: Digitální obvody BDIO 05
- 2010, UMEL FEKT VUT v Brně.