BPC-MIC12 - Procesory CISC a RISC, paměťové architektury, Cache, Pipelining

POKROČILÉ ARCHITEKTURY

Procesory CISC a RISC

Procesory CISC a RISC

• CISC (Complex Instruction Set Computer)

• RISC (Reduced Instruction Set Computer)

• Post RISC

Procesory CISC

• CISC (komplexní instrukční sada)
• Pro každou operaci implementována speciální 

instrukce.

• Instrukce jsou v řadiči dále děleny na 

mikroinstrukce

– Složitý řadič => velké množství součástek => velká 

plocha na čipu, problém s odvodem tepla.

Jak zrychlit činnost procesorů

• V polovině 70. let minulého století hledali 

výzkumní pracovníci na univerzitách
v Berkeley a Standfordu způsoby, jakými 
dosáhnout zvýšení výkonnosti procesorů.

• Velmi zhruba platí, že procesor stráví 90% 

svého času prováděním pouze 10% ze všech 
instrukcí programu.

Statická a dynamická četnost výskytu 

instrukcí v programu

• Statická četnost výskytu instrukcí

– Počítáme kolikrát je daná instrukce v programu 

napsána.

• Dynamická četnost výskytu instrukcí

– Počítáme kolikrát během provádění programu 

procesor danou instrukci skutečně použije. 

Procesory RISC

• RISC (redukovaná instrukční sada)
• Relativně malý počet (desítky) jednoduchých 

instrukcí.

• Jsou vybrány instrukce, které realizují 

nejčastěji se vyskytující operace v programech.

• Některé složité méně často se vyskytující 

operace je třeba realizovat pomocí více 
instrukcí.

Procesory RISC

• Jednoduchý obvodový řadič => malá plocha na 

čipu, nižší příkon ve srovnání s CISC …

• Je možno přidat registry (až cca 100)

– Mezivýsledky se uchovávají v registrech.
– Omezí se přístup do vnější pomalé paměti => 

zrychlení.

Post RISC

• Nejnovější procesory se hlásí k CISC i RISC
• Kombinace RISC a CISC

– RISC dostaly komplexnější instrukční sadu
– CISC se staly výkonnější

• Intel od řady Pentium označuje své procesory 

jako CRISC (Complex-Reduced Instruction Set, 
čili Post-RISC)

Hierarchie pamětí, paměti Cache

• Rychlost CPU rostla výrazně rychleji než 

rychlost operační a vnější paměti.