BPC-MIC12 - Procesory CISC a RISC, paměťové architektury, Cache, Pipelining

systémů.

– Použití maticových procesorů (procesorových 

polí).

Řetězení (Pipelining)

• Zřetězené (proudové) zpracování, překrývání 

zpracování instrukcí. 

• Základní myšlenkou je rozdělení zpracování 

jedné instrukce mezi různé části procesoru a 
tím dosažení současného zpracování více 
instrukcí najednou.

• Paralelismus na úrovni zpracování instrukcí.

Řetězení (Pipelining)

• Koncepce podobná výrobní lince:

• Úloha rozdělena do posloupnosti dílčích úloh, z nichž 

každá může být vykonána samostatnými technickými 
prostředky.

• Teoretické zrychlení: k-krát,  k je počet stupňů 

řetězce.

Řetězení (Pipelining)

Fetch 

Unit

Execute 

Unit

Decode 

Unit

Problémy řetězení

• Skokový konflikt

– Procesor narazí na instrukci skoku

• Provádění instrukcí nebude pokračovat sekvenčně, ale 

od adresy cíle skoku.

• Proto je třeba vyprázdnit řetěz (zahodit rozpracované  

instrukce) a řetězec plnit od začátku.

Problémy řetězení

• Datový konflikt

– Instrukce potřebuje pracovat s výsledkem, který 

má spočítat předcházející instrukce. 

– Ta není dokončena a výsledek ještě není k 

dispozici -> musí se čekat.

– Odstranění: překladač musí vhodně řadit 

instrukce. 

Skokový konflikt

• Algoritmy předvídání cíle podmíněných skoků 

(Conditional Branch Prediction Algorithm)

– V nejjednodušším případě statické předvídání

• Např. skok dopředu nenastane, skok dozadu nastane.

– Složitější procesory mají jednotku pro předvídání cíle 

skoků.

• Dvě fronty rozpracovaných instrukcí.

– Paralelně se rozpracovávají instrukce sekvenčně i od 

adresy cíle skoku.

– Až je jasné, zda se skok provede nebo ne, použije se 

příslušná fronta rozpracovaných instrukcí.

Superpipelining

Subprocesory

Subbloky uvnitř 

subprocesorů umožňují opět 
proudové zpracování v rámci 

subprocesoru

Superpipelining

• Procesor rozdělen na subprocesory. 

– Subprocesory zpracovávají instrukce jako řetězec.

• Jednotlivé subprocesory jsou vnitřně opět