BPC-MIC12 - Procesory CISC a RISC, paměťové architektury, Cache, Pipelining

• Procesor musel čekat na pomalou paměť. 

Principy lokalit

• Časová lokalita (Temporal Locality) instrukcí:

je-li použita nějaká instrukce, dá se očekávat, 
že tatáž instrukce bude brzy použita znovu.

• Prostorová lokalita (Spatial Locality) instrukcí: 

je-li použita nějaká instrukce, dá se očekávat, 
že brzy bude použita instrukce uložená na 
blízké adrese.

Principy lokalit

• Časová lokalita (Temporal Locality) dat

– Jsou-li použita nějaká data, dá se očekávat, že 

tatáž data budou brzy použita znovu.

• Prostorová lokalita (Spatial Locality) dat

– Jsou-li použita nějaká data, dá se očekávat, že brzy 

budou použita data uložená na blízké adrese.

• Časové a prostorové lokality odkazů platí pro 

data v daleko menší míře než pro instrukce.

Hierarchie paměti

• Na základě zjištění zákonitostí o lokalitě odkazů 

bylo modifikováno schéma Von Neumannova 

počítače doplněním o rychlé vyrovnávací paměti 

(Cache) mezi procesor a hlavní paměť .

CPU 

registry

Cache

Hlavní 

paměť

Vnější 

paměť 

(disk)

Paměťová 
sběrnice

C
a

c

h
e

V/V 

sběrnice

1 ns

32, 64, 128 B

2 ns

řádově MB

10 ms

řádově 1 TB

10 ns

řádově 1 GB

Paměť Cache

• Používána CPU, aby snížila průměrný čas přístupu 

do paměti.

• Malá rychlá paměť, která ukládá kopie dat z  

nejčastěji používaných oblastí  hlavní paměti.

• Když procesor potřebuje číst nebo zapisovat do 

hlavní paměti, nejprve zkusí, zda se nenachází 
kopie dat v Cache. Jsou-li data v Cache, čte je 
nebo zapisuje přímo do Cache, což je mnohem 
rychlejší než čtení nebo zápis z hlavní paměti. 

Účinnost paměti Cache

• Cache Hit

– Procesor našel požadované místo v paměti Cache.

• Cache Miss

– Procesor nenašel požadované místo v paměti Cache a data 

musel číst nebo zapisovat do hlavní paměti.

• Hit Rate (účinnost)

– Poměr mezi počtem přístupů „hit “ a celkovým počtem 

přístupů.

– Udává účinnost (efektivitu) paměti Cache.
– Čím větší je kapacita paměti Cache, tím větší je její