BPC-MIC12 - Procesory CISC a RISC, paměťové architektury, Cache, Pipelining

účinnost a rychlost přístupu k instrukcím či datům se tím 

více blíží rychlosti přístupu do paměti Cache.

Specializované paměti Cache

• Většina moderních CPU má alespoň 3 nezávislé Cache:

– Instruction Cache

• Zrychluje vyzvedávání a ukládání instrukcí. 

– Data Cache

• Zrychluje vyzvedávání a ukládání dat.

– Translation Look-Aside Buffer (TLB)

• Zrychluje překlad virtuálních adres na fyzické.

• Tím, že procesor má instrukce a data v oddělených 

Cache, může současně přistupovat k instrukcím i k 
datům. Stává se tak vnitřně procesorem s harvardskou 
architekturou.

Specializované paměti Cache

Víceúrovňové Cache

• Řeší protichůdné požadavky:

– Co nejkratší doba přístupu do paměti Cache.
– Co největší účinnost (Hit Rate), tedy kapacita Cache.

• Malá (8KB až 64KB), ale velmi rychlá paměť Level 1 (L1) Cache u 

procesoru a za ní pomalejší, ale větší (64KB až 4MB) paměť Level 2 

(L2) Cache.

• L1 Cache se obvykle dělí na 2 části:

– L1 Instruction Cache - obsahuje dekódované instrukce.
– L1 Data Cache - obsahuje často používaná datová slova.

• U vícejádrových procesorů se používá i Level 3 (L3) Cache.

– Všechna jádra sdílejí společnou L3 Cache.
– Každé jádro má svou vlastní L1 a L2 Cache.
– Instrukce a data, která načetlo jedno z jader, jsou přes L3 Cache k 

dispozici ostatním jádrům.

L3 Cache

Pokročilejší architektury

• Základním nedostatkem klasických architektur 

je relativně malá výkonnost zapříčiněna 
sériovým způsobem činnosti.

• Cestou ke zvýšení výkonu je použití 

paralelního zpracování instrukcí:

– V rámci jednoho procesoru.
– Zpracovávat úlohu (úlohy) za použití více současně 

pracujících procesorů.

Pokročilejší architektury

• Pro zrychlení práce počítačů se používají 

následujícími přístupy:

– Řetězené zpracování instrukcí v rámci jednoho 

procesoru (Pipelining).

– Použití více procesorových (multiprocesorových)